PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-112222

(43)Date of publication of application: 22.04.1994

(51)Int.CL

H01L 21/336

H01L 29/784 H01L 21/265

(21)Application number: 04-258401

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:

28.09.1992


(72)Inventor: TAKENAKA SATOSHI

(54) FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To provide a terminal film transistor having low offleak current but high an-current by building an off-set gate structure or LDD structure in a simple process.

CONSTITUTION: An amorphous Si film 2–2 is deposited on a quartz substrate 2–1, and thermally treated at 400–500° C to release hydrogen for solid phase growth of the amorphous film 2–2. With a solid phase growth anneal temperature set to 500–700° C, a large-size particle silicon film is patterned into an island shape for farming a gate oxide film 2–4. Then, as required, a baron is channel—ion implanted and a gate electrode 2–5 is formed for oxidation, so that a gate electrode oxide film 2–6 is film-formed. Further, an impurity is ion implanted into the first semiconductor layer for forming source and drain areas 2–7 and 2–8 in self-matching manner, so that an inter-layer insulation film 2–10 is laminated. Thus a contact hole is formed and source and drain electrodes 2–11 and 2–12 are formed, with the result that a film transistor of lesser on-current drop and off-leak current is realized.



LEGAL STATUS

[Date of request for examination]

16.09.1999

[Date of sending the examiner's decision of

09.04.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-112222

(43)公開日 平成6年(1994)4月22日

セイコーエブソン株式会社	(51)Int.Cl. ⁵ H 0 1 L 21/3 29/7		庁内整理番号	FI				技術表示箇所
8617-4M 21/265 L 審査請求 未請求 請求項の数 5 (全 11 頁) 最終頁に続く (21)出願番号 特願平4-258401 (71)出願人 000002369 セイコーエブソン株式会社 東京都新宿区西新宿 2 丁目 4 番 1 号 (72)発明者 竹中 敏 長野県諏訪市大和 3 丁目 3 番 5 号セイコーエブソン株式会社内	21/2	65						
審査請求 未請求 請求項の数 5 (全 11 頁) 最終頁に続く (21)出願番号 特願平4-258401 (71)出願人 000002369 セイコーエブソン株式会社 東京都新宿区西新宿 2 丁目 4 番 1 号 (72)発明者 竹中 敏 長野県諏訪市大和 3 丁目 3 番 5 号セイコー エブソン株式会社内			9056-4M	H01L	29/78	3 1 1	P	
(21)出願番号 特願平4-258401 (71)出願人 000002369 セイコーエブソン株式会社 東京都新宿区西新宿 2 丁目 4 番 1 号 (72)発明者 竹中 敏 長野県諏訪市大和 3 丁目 3 番 5 号セイコー エブソン株式会社内			8617-4M		21/265		L	
せイコーエブソン株式会社 東京都新宿区西新宿 2 丁目 4 番 1 号 (72)発明者 竹中 敏 長野県諏訪市大和 3 丁目 3 番 5 号セイコー エブソン株式会社内				審査請求 未請	求 請求項の数	数5(全 11]	頁)	最終頁に続く
(22)出願日平成 4年(1992) 9月28日東京都新宿区西新宿 2 丁目 4番 1 号(72)発明者 竹中 敏 長野県諏訪市大和 3 丁目 3 番 5 号セイコー エプソン株式会社内	(21)出願番号	特願平4-258401	-	(71)出願人	000002369			
(72)発明者 竹中 敏 長野県諏訪市大和3丁目3番5号セイコー エプソン株式会社内					セイコーエ	ブソン株式会	社	
長野県諏訪市大和3丁目3番5号セイコー エブソン株式会社内	(22)出願日	平成 4年(1992) 9	平成 4年(1992) 9月28日		東京都新宿区西新宿2丁目4番1号			
エブソン株式会社内				(72)発明者	竹中 敏			
					長野県諏訪	市大和3丁目	3 番	∮5号セイコー
(74)代理人 弁理士 鈴木 喜三郎 (外1名)					エプソン株	式会社内		
				(74)代理人	弁理士 鈴	木·喜三郎	(9	1名)
				i				


(54)【発明の名称】 薄膜半導体装置及びその製造方法


(57)【要約】

【目的】 簡単な工程でオフセットゲート構造およびL DD構造を作成し、薄膜トランジスタのオフリーク電流 、を低減することを目的とする。

【構成】 ゲート電極を多結晶シリコンで形成し、ソース、およびドレイン領域を形成する前にゲート電極を酸化させてこれを細らせ、オフセット領域を形成する。

【効果】 フォト工程の増加なしでオフォセットゲート 構造、およびLDD構造の薄膜トランジスタを作成できる。従って、低コストおよび高歩留まりでオフリーク電流の低減が実現された。さらに、ゲート電極の低抵抗化 が実現された。





【特許請求の範囲】

【請求項1】 ソース領域、ドレイン領域、チャネル領 域、ゲート絶縁膜および多結晶シリコン薄膜により形成 されたゲート電極を有するプレーナー型薄膜半導体装置 において、該ゲート電極は熱酸化膜に覆われ、さらにゲ ート酸化膜の下のソース領域端部およびドレイン領域端 部が前記ゲート電極とオーバーラップしないことを特徴 とする薄膜半導体装置。

【請求項2】 請求項1の薄膜半導体装置の製造方法に 於て.

- 絶縁性非晶質材料上に第1の半導体層を形成 (a) し、該半導体層上にゲート絶縁膜を成膜する工程、
- (b) 前記ゲート絶縁膜上に多結晶シリコンによりゲ ート電極を形成する工程、(c) 前記ゲート電極をマ スクとしてリン、ヒ素あるいはボロン等の不純物をイオ ン注入することにより、前記ゲート電極に対して自己整 合的に、ソース領域、ドレイン領域を形成する工程、
- 前記ゲート電極を熱酸化させることにより絶縁 膜を成膜し、ゲート電極を細らせるとともに、ソースお・ よびドレイン領域を活性化させる工程、
- (e) 層間絶縁膜を積層する工程、
- (f) 前記第1の半導体層とのコンタクトを形成する ために、フォト工程により、前記層間絶縁膜にコンタク トホールを形成し、電極を形成する工程を少なくとも有 することを特徴とする薄膜半導体装置の製造方法。

【請求項3】 請求項1の薄膜半導体装置の製造方法に 於て、(a) 絶縁性非晶質材料上に第1の半導体層を 形成し、該半導体層上にゲート絶縁膜を成膜する工程、

- (b) 前記ゲート絶縁膜上に多結晶シリコンによりゲ ート電極を形成する工程、(c) 前記ゲート電極を熱 30 酸化させることにより絶縁膜を成膜し、ゲート電極を細 らせる工程、
- (d) 前記ゲート電極をマスクとしてリン、ヒ素ある いはボロン等の不純物をイオン注入することにより、前 記ゲート電極に対して自己整合的に、ソース領域、ドレー・ イン領域を形成する工程、
- (e) 層間絶縁膜を積層する工程、
- (f) アニールする工程、
- (g) 前記第1の半導体層とのコンタクトを形成する ために、フォト工程により、前記層間絶縁膜にコンタク 40 tly doped drain)構造あるいはオフセ トホールを形成し、電極を形成する工程を少なくとも有 することを特徴とする薄膜半導体装置の製造方法。

【請求項4】 ソース領域、ドレイン領域、チャネル領 域、ゲート絶縁膜および多結晶シリコン薄膜により形成 されたゲート電極を有するプレーナー型薄膜半導体装置 において、該ゲート電極は熱酸化膜に覆われ、ゲート酸 化膜の下のソース領域端部およびドレイン領域端部が前 記ゲート電極の酸化膜端と重なり、さらに、ソース領域 端部およびドレイン領域端部とチャネル領域との間に低 濃度に不純物添加されたLDD(Lightly Do 50 に、LDD(Lightly Doped Drai

ped Drain) 領域を有することを特徴とする薄 膜半導体装置。

【請求項5】 請求項4の薄膜半導体装置の製造方法に 於て、

- (a) 絶縁性非晶質材料上に第1の半導体層を形成 し、該半導体層上にゲート絶縁膜を成膜する工程、
- (b) 前記ゲート絶縁膜上に多結晶シリコンによりゲ ート電極を形成する工程、(c) 前記ゲート電極をマ スクとしてリン、ヒ素あるいはボロン等の不純物をイオ 10 ン注入することにより、前記ゲート電極に対して自己整 合的に、ソース領域、ドレイン領域を形成する工程、
 - (d) 前記ゲート電極を熱酸化させることにより絶縁 膜を成膜し、ゲート電極を細らせるとともに、ソースお よびドレイン領域を活性化させる工程、
 - (e) 低濃度のリン、ヒ素あるいはボロン等の不純物 をイオン注入することにより、前記ゲート電極に対して 自己整合的に、LDD領域を形成する工程、
 - (f) 層間絶縁膜を積層する工程、
 - (g) 前記第1の半導体層とのコンタクトを形成する 20 ために、フォト工程により、前記層間絶縁膜にコンタク トホールを形成し、電極を形成する工程を少なくとも有 することを特徴とする薄膜半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、石英基板あるいはガラ ス基板のような絶縁性非晶質材料上に形成されるプレー ナー型の薄膜半導体装置において、オン電流が大きく、 オフリーク電流の極めて少ない薄膜半導体装置の構造お よびその製造方法に関する。

[0002]

【従来の技術】薄膜トランジスタのオン電流や易動度を 増大させるためは絶縁基板上に結晶性の優れた半導体薄 膜を形成することが必要であり、固相成長法あるいはレ ーザーアニール法等の方法が知られている。 (SOI構 造形成技術、産業図書とまた、通常の薄膜トランジスタ のオフ領域におけるリーク電流は、ドレイン領域近傍の 電界強度に強く依存しており、ゲート電圧をオフ側に大 きくして行くとオフリーク電流は大きくはね上がる。オ フリーク電流を低減させるためには、LDD (Ligh ットゲート構造を形成することが有効であることが知ら れている。

【0003】従来のLDD構造あるいはオフセットゲー ト構造においては、異方性エッチングを利用してゲート 電極側壁を設けるなどの複雑な工程が必要であった。ま た、チャネル部のオフセット領域は高抵抗であるため に、オン電流が低減してしまうという問題点があった。 側壁を構成する絶縁膜を堆積させる工程も増す。

【0004】このようなドレイン耐圧の低下を防ぐため

n) 構造を形成する方法がある。このプロセスについて 図9及び図10で簡単に説明する。図9及び図10では ゲート電極形成から、層間絶縁膜形成までの工程を説明 する。図9 (a) において9-1は絶縁性非晶質材料、 9-2はシリコン薄膜、9-3はゲート絶縁膜、9-4 はゲート電極をしめしている。

【0005】次に、低濃度のイオン注入を行い、オフセ ット領域9-5を形成する。ドーズ量は1×10¹¹cm -2~1×10¹³cm⁻²程度の低濃度とし、Nchならば リン等のドナー型の不純物を、またPchならばボロン 10 成し、該半導体層上にゲート絶縁膜を成膜する工程、 等のアクセプター型の不純物をイオン注入する。矢印9 -6はイオンピームを示している。

【0006】続いて、側壁を形成する工程にはいる。ま ず、SiO₂膜9-7を成膜する。その後、異方性エッ チングによって該SiO2膜9-7をエッチングすると 図9 (d) 9-8で示されるような側壁が形成される。 次に、図10(a)に示されるようにゲート電極9-4 および側壁9-8をマスクとしてイオン注入してソース 領域9-9、およびドレイン領域9-10を形成する。 10¹⁶cm⁻²程度とし、前記オフセット領域9-5のド ーズ量よりも多くする。

【0007】図9 (b) に示されるように層間絶縁膜9 - 12を成膜し、活性化アニールを行う。その後、コン タクト電極を形成する工程に続く。

[0008]

・ 【発明が解決しようとする課題】以上述べた従来の方法 では異方性エッチングを行うために、マイクロ波プラズ マエッチング法や、ECRエッチング法、あるいは低圧 ching) 法等の方法がある。しかし、これらの方法 を例えば30 c m角の大型基板の処理に応用する場合に は基板内のばらつきが問題となる。図9 (d) に示した ような側壁9-8の微妙な形状を制御しなければならな いのでこの問題は大きい。更に、SiO₂膜9-7の膜 厚のばらつきも影響を与える。また、LDD構造の構造 上の性質からオン電流が低減するという問題点がある。

【0009】本発明は、上記のような従来のプロセスの 問題点を解決し、工程安定性に問題がある異方性エッチ ング技術を用いないで優れたLDD型薄膜トランジスタ 40 を形成し、オフ電流が低く、オン電流の低減を最小限に 抑えた優れた薄膜トランジスタを作成する方法を提供す ることを目的としている。

【0010】本発明は、以上述べたような問題点を解決 し、簡単な工程でオフセットゲート構造あるいはLDD 構造をつくり込むことによって、きわめてオフリーク電 流が低く、オフ領域でのオフリーク電流の跳ね上がりを 抑え、しかもオン電流の大きな優れた3端子薄膜トラン ジスタを実現することを目的としている。

[0011]

【課題を解決するための手段】本発明は、ソース領域、 ドレイン領域、チャネル領域、ゲート絶縁膜および多結 晶シリコン薄膜により形成されたゲート電極を有するプ レーナー型薄膜半導体装置において、該ゲート電極は熱 酸化膜に覆われ、さらにゲート酸化膜の下のソース領域 端部およびドレイン領域端部が前記ゲート電極とオーバ ーラップしないことを特徴とする。

【0012】さらに、薄膜半導体装置の製造方法に於 て、(a) 絶縁性非晶質材料上に第1の半導体層を形

- (b) 前記ゲート絶縁膜上に多結晶シリコンによりゲ ート電極を形成する工程、(c) 前記ゲート電極をマ スクとしてリン、ヒ素あるいはボロン等の不純物をイオ ン注入することにより、前記ゲート電極に対して自己整 合的に、ソース領域、ドレイン領域を形成する工程、
- (d) 前記ゲート電極を熱酸化させることにより絶縁 膜を成膜し、ゲート電極を細らせるとともに、ソースお よびドレイン領域を活性化させる工程、 (e) 層間絶 縁膜を積層する工程、(f) 前記第1の半導体層との 該ソース、ドレイン領域のドーズ量は1×10¹⁴~1× 20 コンタクトを形成するために、フォト工程により、前記 層間絶縁膜にコンタクトホールを形成し、電極を形成す る工程を少なくとも有することを特徴とする。

【0013】さらに、薄膜半導体装置の製造方法に於 て、(a) 絶縁性非晶質材料上に第1の半導体層を形 成し、該半導体層上にゲート絶縁膜を成膜する工程、

- (b) 前記ゲート絶縁膜上に多結晶シリコンによりゲ ート電極を形成する工程、(c) 前記ゲート電極を熱 酸化させることにより絶縁膜を成膜し、ゲート電極を細 らせる工程、(d) 前記ゲート電極をマスクとしてリ マグネトロンRIE (Reactive Ion Et 30 ン、ヒ素あるいはボロン等の不純物をイオン注入するこ とにより、前記ゲート電極に対して自己整合的に、ソー ス領域、ドレイン領域を形成する工程、(e) 層間絶 縁膜を積層する工程、(f) アニールする工程、
 - (g) 前記第1の半導体層とのコンタクトを形成する ために、フォト工程により、前記層間絶縁膜にコンタク トホールを形成し、電極を形成する工程を少なくとも有 することを特徴とする。

【0014】本発明における第2の発明は、ソース領 域、ドレイン領域、チャネル領域、ゲート絶縁膜および 多結晶シリコン薄膜により形成されたゲート電極を有す るプレーナー型薄膜半導体装置において、該ゲート電極 は熱酸化膜に覆われ、ゲート酸化膜の下のソース領域端 部およびドレイン領域端部が前記ゲート電極の酸化膜端 と重なり、さらに、ソース領域端部およびドレイン領域 端部とチャネル領域との間に低濃度に不純物添加された LDD (Lightly Doped Drain) 領 域を有することを特徴とする。

【0015】さらに、薄膜半導体装置の製造方法に於 て、(a) 絶縁性非晶質材料上に第1の半導体層を形 50 成し、該半導体層上にゲート絶縁膜を成膜する工程、

(b) 前記ゲート絶縁膜上に多結晶シリコンによりゲート電極を形成する工程、(c) 前記ゲート電極をマスクとしてリン、ヒ素あるいはボロン等の不純物をイオン注入することにより、前記ゲート電極に対して自己整合的に、ソース領域、ドレイン領域を形成する工程、

(d) 前記ゲート電極を熱酸化させることにより絶縁 膜を成膜し、ゲート電極を細らせるとともに、ソースおよびドレイン領域を活性化させる工程、(e) 低濃度のリン、ヒ素あるいはボロン等の不純物をイオン注入することにより、前記ゲート電極に対して自己整合的に、10 LDD領域を形成する工程、(f) 層間絶縁膜を積層する工程、(g) 前記第1の半導体層とのコンタクトを形成するために、フォト工程により、前記層間絶縁膜にコンタクトホールを形成し、電極を形成する工程を少なくとも有することを特徴とする。

[0016]

【実施例】本発明の薄膜トランジスタの断面構造を図1に示す。本発明によって提案する2個の構造を示す。詳しくは製造方法に沿って説明するのでまず簡単に説明する。図1(a)はオフセットゲート構造、図1(b)は 20LDD構造を示している。1-1は絶縁性非晶質材料、1-2は半導体薄膜、1-3はゲート絶縁膜、1-4はゲート電極、1-5は眩ゲート電極を熱酸化させて形成したゲート電極酸化膜、1-6はソース領域、1-7はドレイン領域、1-8は層間絶縁膜、1-9はソース電極、1-10はドレイン電極、1-11はLDD領域を示している。以下に、実施例1から2として、図1

(a) と (b) の製造方法をそれぞれ説明する。 (実施 例1) 図1 (a) に示した本発明のオフセットゲート構造を有する薄膜トランジスタについて、製造プロセスに 30 そって説明する。

【0017】絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜する。前記絶縁性非晶質材料としては、石英基板、ガラス基板、窒化膜あるいはSiО₂膜等が用いられる。石英基板を用いる場合はプロセス温度は1200℃程度まで許容されるが、ガラス基板を用いる場合は、600℃以下の低温プロセスに制限される。以下では、石英基板を用い、前記非単結晶半導体薄膜として固相成長Si薄膜を用いた場合を実施例として説明する。もちろん、固相成長Si薄膜ばかりでなく、減圧CVD法や 40プラズマCVD法あるいはスパッタ法等で成膜された多結晶Si薄膜やSOI(Silicon on Insulator)を用いても本発明を実現することができる

【0018】プラズマCVD装置を用い、図2(a)に示すように石英基板2-1上に、SiH4とH2の混合ガスを、13.56MH2の高周波グロー放電により分解させて非晶質Si膜2-2を堆積させる。前記混合ガスのSiH4分圧は10~20%、デポ中の内圧は0.5~1.5torr程度である。基板温度は250℃以

下、180℃程度が適している。赤外吸収測定より結合 水素量を求めたところ約8atomic%であった。前記非晶質Si膜2-2の堆積前のチェンバーをフレオン 洗浄し、続いて堆積させられた非晶質Si膜は2×10 ¹⁸ cm⁻³の弗素を含んでいる。従って、本発明においては、前記フレオン洗浄後、ダミーの堆積を行ってから、実際の堆積を行う。あるいは、フレオン洗浄を廃止し、ビーズ処理等の別の方法でチェンバーの洗浄を行う。

【0019】続いて、該非晶質Si膜を、400℃~5 00℃で熱処理して水素を放出させる。この工程は、水 素の爆発的な脱離を防ぐことを目的としている。

【0021】以上は、固相成長法によるシリコン薄膜の作製方法について説明したが、そのほかに、LPCVD 法あるいはスパッタ法や蒸着法等の方法でシリコン薄膜 を作製してもよい。

【0022】次に、前記固相成長シリコン薄膜をフォトリソグラフィ法によって図2 (c)に示されているように島状にパターニングする。

【0023】次に図2 (d)に示されているように、ゲート酸化膜2-4を形成する。該ゲート酸化膜の形成方法としてはLPCVD法、あるいは光励起CVD法、あるいはプラズマCVD法、あるいはプラズマCVD法、あるいは高真空蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化法などのような500℃以下の低温方法がある。該低温方法で成膜されたゲート酸化膜は、熱処理することによってより緻密で界面準位の少ない優れた膜となる。非晶質絶縁基板2-1として石英基板を用いる場合は、熱酸化法によることができる。該熱酸化法にははry酸化法とwet酸化法とがある。約800℃以上で酸化膜が生成される。石英基板を用いるにはたとえば1000℃以上のなるべく高い温度でdry酸化させるのが適している。ゲート酸化膜の膜厚は、500Åから1500Å程度が適している。

【0024】ゲート酸化膜形成後、必要に応じてボロンをチャネルイオン注入し、チャネルドープしてもよい。 これは、Nch薄膜トランジスタのスレッシュホルド電 50 圧がマイナス側にシフトすること、およびPch薄膜ト ランジスタのスレッシュホルド電圧がプラス側にシフト することを防ぐことを目的としている。前記非晶質シリ コン膜のデポ膜厚が500~1500Å程度の場合は、 ボロンのドーズ量は1×10¹²~5×10¹²c m⁻²程度 が適している。前記非晶質シリコン膜の膜厚が500Å 以下の薄い場合にはボロンドーズ量を少なくし、目安と しては1×10¹²c m⁻²以下にする。また、前記膜厚が 1500A以上の厚い場合にはボロンドーズ量を多く し、目安としては5×10¹²cm⁻²以上にする。

シリコン膜の堆積時にボロンを添加してもよい。これ は、シリコン膜堆積時にチャンバー中にシランガスと共 にジボランガス (B₂H₆) を流して反応させることによ って得られる。

【0026】次に図2 (e) に示されるように、ゲート 電極2-5を形成する。 該ゲート電極材料としては多結 晶シリコン薄膜、あるいはモリブデンシリサイドやタン グステンシリサイドやチタンシリサイドなどのようなシ リサイド膜、あるいはアルミニュウムやクロムなどのよ うな金属膜、あるいはITOやSnO2 などのような透 20 明性導電膜などを用いることができる。成膜方法として は、CVD法、スパッタ法、真空蒸着法、プラズマCV D法等の方法があるが、ここでの詳しい説明は省略す

【0027】つぎに、図3 (a) に示されるように前記 ゲート電極を酸化させてゲート電極酸化膜2-6を成膜 する。この工程によって、ゲート電極の表面のみを酸化 膜で覆う事が出来る。該ゲート電極酸化膜2-6の形成 方法としては前述したように、LPCVD法、あるいは 光励起CVD法、あるいはプラズマCVD法、ECRプ 30 ラズマCVD法、あるいは高真空蒸着法、あるいはプラ ズマ酸化法、あるいは高圧酸化法などのような500℃ 以下の低温方法がある。

【0028】次に図3 (b) に示すように、イオン注入 法により、前記第1の半導体層にアクセプター型または ドナー型の不純物をイオン注入し、自己整合的にソース 領域およびドレイン領域を形成する。図2 (b) におい て、2-7は高濃度にイオン注入されたソース領域、お よび2-8はドレイン領域を示している。

ロン (B) 等を用いる。前記ドナー型の不純物として は、リン (P) あるいはひ素 (As) 等を用いる。不純 物添加方法としては、イオン注入法の他に、レーザード ーピング法あるいはプラズマドーピング法などの方法が ある。2-9で示される矢印は不純物のイオンビームを 表している。前記絶縁性非晶質材料2-1として石英基 板を用いた場合には熱拡散法を使うことができる。不純 物ドーズ量は、1×10¹⁴から1×10¹⁷c m⁻²程度と する。不純物濃度に換算すると、ソース2-7およびド レイン領域2-8で約1×10¹⁹から1×10²²cm⁻³50

程度である。

【0030】イオン注入によってソース、ドレイン領域 を形成してからゲート電極を酸化させる方法もあり、こ れは実施例2により後に説明する。

【0031】次に、図3(c)に示すように層間絶縁膜 2-10を積層する。該層間絶縁膜材料としては、酸化 膜あるいは窒化膜などを用いる。絶縁性が良好ならば膜 厚はいくらでもよいが、数千Åから数μm程度が普通で ある。窒化膜の形成方法としては、LPCVD法あるい 【0025】チャネルイオン注入のかわりに、2-2の 10 はプラズマCVD法などが簡単である。反応には、アン モニアガス (NH₃) とシランガスと窒素ガスとの混合 ガス、あるいはシランガスと窒素ガスとの混合ガスなど を用いる。 続いて、前記層間絶縁膜の緻密化と前記ソ - ス領域及びドレイン領域の活性化と結晶性の回復を目 的として活性化アニールを行う。活性化アニールの条件 としては、N2 ガス雰囲気中で800~1000℃程度 に低温化し、アニール時間を20分~1時間程度とす る。900~1000℃では20分程度のアニールで不 純物はかなり活性化される。800~900℃では20 分から1時間のアニールをする。一方、はじめに500 ~800℃で1~20時間程度のアニールにより結晶性 を充分に回復させた後、900~1000℃の高温で活 性化させるという2段階活性化アニール法も効果があ る。また、赤外線ランプやハロゲンランプを用いたRT A (Rapid Thermal Annealin g) 法も効果がある。さらには、レーザービーム等を用 いたレーザー活性化法を利用することも効果がある。

【0032】次に、水素プラズマ法、あるいは水素イオ ン注入法、あるいはプラズマ窒化膜からの水素の拡散法 などの方法で水素イオンを導入すると、結晶粒界に存在 するダングリングボンドや、ゲート酸化膜界面などに存 在する欠陥や、ソース、ドレイン部とチャネル部との接 合部に存在する欠陥が不活性化される。この様な水素化 工程は、層間絶縁膜2-13を積層する前におこなって もよい。または、後に述べる、ソース電極とドレイン電 極を形成してから前記水素化工程を行ってもよい。

【0033】次に図3 (d) に示すように、層間絶縁膜 2-10にコンタクトホールをフォトエッチングにより 形成する。そして同図に示すようにソース電極2-11 【0029】前記アクセプター型の不純物としては、ボ 40 およびドレイン電極2-12を形成する。該ソース電極 及びドレイン電極は、アルミニュウムあるいはクロムな どの金属材料で形成する。この様にして薄膜トランジス タが形成される。

> 【0034】 (実施例2) シリコン薄膜形成からゲート 電極形成までの工程は、図4 (a) から図4 (e) まで の図で表わされている。これらの工程は実施例1の項で 述べた内容と同様なのでここでの詳しい説明は省略す る。石英基板を用い、前記非単結晶半導体薄膜として固 相成長Si薄膜を用いた場合を実施例として説明する。 もちろん、固相成長Si薄膜ばかりでなく、減圧CVD

法やプラズマCVD法あるいはスパッタ法等で成膜され た多結晶Si薄膜やSOI (Silicon on I nsulator) を用いても本発明を実現することが できる。

【0035】続いて、ゲート電極形成後の工程から説明 する。図5 (a) に示されるように、イオン注入法によ り、前記第1の半導体層にアクセプター型またはドナー 型の不純物をイオン注入し、自己整合的にソース領域お よびドレイン領域を形成する。図5 (a) において、2 -8はドレイン領域を示している。詳しい説明はここで は省略する。

【0036】つぎに、図5(b)に示されるように、前 記ゲート電極2-5を直接酸化させることによりゲート 電極酸化膜2-6を成膜する。該ゲート電極酸化膜の形 成方法はゲート酸化膜形成方法の説明の時に少し述べ た。熱酸化法やプラズマ酸化法や高圧酸化法等の方法が 考えられる。熱酸化法に関しては前に述べたので省略す る。プラズマ酸化法は、酸素プラズマ中でシリコン膜を 直接酸化させるもので、600° C以下の低温でも酸化 20 膜が形成できるという特徴を持っている。高圧酸化法 は、高圧酸素雰囲気中でシリコンを直接酸化させるもの である。約10000Torrから370000Tor rという高圧酸素雰囲気中では600°Cの低温で酸化 膜を形成することができる。ゲート酸化膜形成後なので ゲート電極酸化膜はなるべく低温で形成することが望ま

【0037】これ以降の工程は実施例1の図3 (c)か らの工程と全く同じなので、ここでの説明は省略する。 【0038】 (実施例3) 次に、図1 (b) で示された 30 本発明における第2の発明の実施例について説明する。

絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜す る。前記絶縁性非晶質材料としては、石英基板、ガラス 基板、窒化膜あるいはSiO2膜等が用いられる。石英 基板を用いる場合はプロセス温度は1200℃程度まで 許容されるが、ガラス基板を用いる場合は、600℃以 下の低温プロセスに制限される。以下では、石英基板を 用い、前記非単結晶半導体薄膜として固相成長Si薄膜 を用いた場合を実施例として説明する。シリコン薄膜形 成からゲート電極形成までの工程は図6(a)から図6 40 (e) までに表わされている。これらの工程は実施例1 の項で述べた内容と同様なのでここでの詳しい説明は省 略する。

【0039】続いて、ゲート電極形成後の工程から説明 する。図7(a)に示されるように、イオン注入法によ り、前記第1の半導体層にアクセプター型またはドナー 型の不純物をイオン注入し、自己整合的にソース領域お よびドレイン領域を形成する。図7 (a) において、7 - 5は高濃度にイオン注入されたソース領域、および7 -6はドレイン領域を示している。

【0040】前記アクセプター型の不純物としては、ボ ロン (B) 等を用いる。前記ドナー型の不純物として は、リン (P) あるいはひ素 (As) 等を用いる。不純 物添加方法としては、イオン注入法の他に、レーザード ーピング法あるいはプラズマドーピング法などの方法が ある。7-7で示される矢印は不純物のイオンビームを 表している。前記絶縁性非晶質材料7-1として石英基 板を用いた場合には熱拡散法を使うことができる。不純 物ドーズ量は、1×10¹⁴から1×10¹⁷c m⁻²程度と - 7は高濃度にイオン注入されたソース領域、および2 10 する。不純物濃度に換算すると、ソース領域7-5およ びドレイン領域7-6で約1×10¹⁹から1×10²²c m⁻³程度である。

10

【0041】つぎに、図7(b)に示されるよう前記ゲ ート電極7-4を酸化させてゲート電極酸化膜7-8を 形成する。該ゲート電極酸化膜の形成方法に関しては、 実施例1および実施例2において説明したのでここでの 詳しい説明は省略する。

【0042】続いて図7 (c) に示すように、低濃度の 不純物元素の添加を行い、LDD領域7-9を形成す る。ゲート電極7-4をマスクとして自己整合的にLD D領域7-9を形成する。7-10は不純物のイオンピ ームをあらわしている。ソース、ドレイン領域と同様 に、Nch薄膜トランジスタの場合はドナー型の不純物 を、Pch薄膜トランジスタの場合はアクセプター型の 不純物を添加する。LDD領域の不純物濃度は、前記ソ ース、ドレイン領域の不純物濃度よりも少なくする。イ オン注入法を用いる場合はイオン注入ドーズ量として は、1×10¹²~1×10¹⁴c m⁻²程度とする。不純物 濃度では1×10¹⁷~1×10¹⁹ c m⁻³程度となる。不 純物添加方法としては、イオン注入法の他に、先にも述 べたように、レーザードーピング法あるいはプラズマド ーピング法などの方法がある。

【0043】次に、層間絶縁膜7-11を積層する。 該 層間絶縁膜材料としては、酸化膜あるいは窒化膜などを 用いる。絶縁性が良好ならば膜厚はいくらでもよいが、 数千Åから数μm程度が普通である。窒化膜の形成方法 としては、LPCVD法あるいはプラズマCVD法など が簡単である。反応には、アンモニアガス (NH3) と シランガスと窒素ガスとの混合ガス、あるいはシランガ スと窒素ガスとの混合ガスなどを用いる。 続いて、前 記層間絶縁膜の緻密化と前記ソース領域及びドレイン領 域の活性化と結晶性の回復を目的として活性化アニール を行う。活性化アニールの条件としては、N2 ガス雰囲 気中で800~1000℃程度に低温化し、アニール時 間を20分~1時間程度とする。900~1000℃で は20分程度のアニールで不純物はかなり活性化され る。800~900℃では20分から1時間のアニール をする。一方、はじめに500~800℃で1~20時 間程度のアニールにより結晶性を充分に回復させた後、

50 900~1000℃の高温で活性化させるという2段階

活性化アニール法も効果がある。また、赤外線ランプやハロゲンランプを用いたRTA (Rapid Thermal Annealing) 法も効果がある。さらには、レーザービーム等を用いたレーザー活性化法を利用することも効果がある。

【0044】次に、水素プラズマ法、あるいは水素イオン注入法、あるいはプラズマ窒化膜からの水素の拡散法などの方法で水素イオンを導入すると、結晶粒界に存在するダングリングボンドや、ゲート酸化膜界面などに存在する欠陥や、ソース、ドレイン部とチャネル部との接10合部に存在する欠陥が不活性化される。この様な水素化工程は、層間絶縁膜7-11を積層する前におこなってもよい。または、後に述べる、ソース電極とドレイン電極を形成してから前記水素化工程を行ってもよい。

【0045】次に、層間絶縁膜7-11にコンタクトホールをフォトエッチングにより形成する。そしてソース電極7-12およびドレイン電極7-13を形成する。該ソース電極及びドレイン電極は、アルミニュウムあるいはクロムあるいはモリブデンなどの金属材料で形成する。この様にして薄膜トランジスタが形成される。

[0046]

【発明の効果】以上説明したように、実施例1および実 施例2で述べた本発明のようなオフセットゲート構造に より、オフリーク電流の極めて低い薄膜トランジスタを 実現することができる。さらに、ゲート電極を直接酸化 させる事によってゲート電極を細らせ、ソース、ドレイ ン端とチャネル層との間にオフセット領域を設けたの で、フォト工程を増やす事なくオフセットゲート構造の 薄膜トランジスタを作成する事が可能となった。従来の オフセットゲート構造薄膜トランジスタを作成するため 30 には従来技術の項で説明したとおり、側壁形成等の複雑 な工程を通さなくても低オフリーク電流の薄膜トランジ スタを作成する事が出来るようになった。従って、作成 コストの低減、あるいは歩留まりの向上に対して極めて 大きな効果が期待される。また、ゲート電極はリン等の 不純物が高濃度に添加されたN型poly-Siで構成 されているため、これを酸化させるとその不純物が充分 活性化される。このように本発明はゲート電極配線抵抗 の低抵抗化に対しても極めて大きな効果がある。

【0047】オフセットゲート構造では、オフセット領 40 も有効である。 域の抵抗が高いためにオン電流の低下と言う問題点が考えられる。そこで、実施例1および実施例2で説明した 発明を応用してLDD構造を作製する方法を述べたのが 実施例3である。本発明のようなLDD構造により、オフリーク電流が極めて低いと同時にオン電流の大きな薄膜トランジスタを実現することができる。実施例3の項 上する。さらにで述べたように、側壁形成のような複雑な工程およびフォト工程を増やす事なしでLDD構造を作成する事が可能となった。従来のLDD構造の薄膜トランジスタを作 製するには異方性エッチングによりゲート電極側壁をも 50 の効果は大きい

うけてLDD領域を形成していたが、本発明に依って、 このような複雑な工程を省略することが可能となった。 従って、製造コストの低減、歩留まり向上に大きな効果 がある。さらに、ゲート電極配線抵抗の低抵抗化に対し ても極めて大きな効果がある。

12

【0048】以上述べたように、本発明により、3端子のままで、オン電流の低減が極めて少なく、オフリーク電流のきわめて少ない薄膜トランジスタを非常に簡単な工程で作製することが可能となった。本発明は非常に大きな効果をもたらすものである。

【0049】図8に、トランジスタ特性に対する本発明 の効果を図示して説明する。図8は、Nch薄膜トラン ジスタの特性を示す図である。横軸はゲート電圧、縦軸 はドレイン電流を表している。8-1は従来の非オフセ ットゲート構造薄膜トランジスタのトランジスタカープ である。大きなオン電流が得られるが、オフリーク電流 が大きく、オフ領域においてゲート電圧に依存したオフ リーク電流のはねあがりが非常に大きい。8-2は従来 のオフセットゲート構造薄膜トランジスタのトランジス 20 タカーブである。オフリーク電流は低減されそのはね上 がりも抑えられているが、オン電流が低下してしまう。 これは、オフセット領域が高抵抗領域としてチャネル領 域に直列につながっているからである。これに対して本 発明により作製した薄膜トランジスタのトランジスタカ ープは8-3に示す曲線で示されている。本発明によ り、非オフセットゲート構造薄膜トランジスタと同程度 のオン電流お確保したままで、オフリーク電流の低減が 実現される。

【0050】固相成長法を用いることによって、非晶質 絶縁基板上に結晶性の優れたシリコン薄膜を作製するこ とが可能になったのでSOI技術の発展に大きく寄与す るものである。

【0051】本発明によって作製された薄膜トランジスタは優れた特性を有する。従来に比べて、薄膜トランジスタのオフリーク電流は小さくなる。またスレッシュホルド電圧も小さくなりトランジスタ特性が大きく改善される。また、簡単な工程でオフセットゲート構造を作成できるので、低コスト化、および歩留り向上に大きな効果がある。さらに、ゲート電極抵抗の低抵抗化に対して

【0052】非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。オフリーク電流が非常に小さいことから画素の保持特性も向上する。さらに、電源電圧の低減、消費電流の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製も可能なので、アクティブマトリクス基板の低価格化及び大面積化に対してもその効果は大きい。ハイビジョンパネル用のライトバルブ

の実現に対しても大きく貢献するものである。

【0053】本発明を、光電変換素子とその走査回路を 同一チップ内に集積した密着型イメージセンサーに応用 した場合には、読み取り速度の高速化、高解像度化、さ らに階調をとる場合に非常に大きな効果をうみだす。高 解像度化が達成されるとカラー読み取り用密着型イメー ジセンサーへの応用も容易となる。もちろん電源電圧の 低減、消費電流の低減、信頼性の向上に対してもその効 果は大きい。また低温プロセスによって作製することが できるので、密着型イメージセンサーチップの長尺化が 10 可能となり、一本のチップでA4サイズあるいはA3サ イズの様な大型ファクシミリ用の読み取り装置を実現で きる。従って、センサーチップの二本継ぎのような手数 がかかり信頼性の悪い技術を回避することができ、実装 歩留りも向上される。

【0054】石英基板やガラス基板だけではなく、サフ ァイア基板あるいは MgO・Al₂O₃, BP, CaF₂ 等の結晶性絶縁基板も用いることができる。

【0055】以上薄膜トランジスタを例として説明した が、バイポーラトランジスタあるいはヘテロ接合バイポ 20 【符号の説明】 ーラトランジスタなど薄膜を利用した素子に対しても、 本発明を応用することができる。また、三次元デバイス のようなSOI技術を利用した素子に対しても、本発明 を応用することができる。

【0056】固相成長法を例にとって本発明について説 明したが、本発明は固相成長法ばかりではなく、LPC VD法やその他の方法、例えばEB蒸着法やスパッタ法 やMBE法で成膜したpoly-Si薄膜を利用して薄 膜半導体装置を作成する場合にも応用することができ る。また、一般的なMOS型半導体装置にも応用するこ 30 2-13 オフセット領域 とができる。

【図面の簡単な説明】

【図1】 (a)と(b)は、本発明の薄膜トランジス タの構造断面図である。

【図2】 (a) から (e) は、本発明の実施例を示す 薄膜トランジスタの工程断面図である。

【図3】 (a) から(d)は、本発明の実施例を示す 薄膜トランジスタの工程断面図である。ただし、図3. (a) は、図2 (e) から続いている。

14 [図4] (a) から(e) は、本発明の実施例を示す 薄膜トランジスタの工程断面図である。

【図5】 (a)と(b)は、本発明の実施例を示す薄 膜トランジスタの工程断面図である。ただし、図5

(a) は、図4 (e) から続いている。

【図6】 (a) から (e) は、本発明の実施例を示す 薄膜トランジスタの工程断面図である。

【図7】 (a)から(d)は、本発明の実施例を示す 薄膜トランジスタの工程断面図である。ただし、図7

(a) は、図6 (e) から続いている。

【図8】 本発明の効果を示すNch薄膜トランジスタ の特性図である。

【図9】 (a) から(d) は、従来のオフセットゲー ト構造薄膜トランジスタを説明するための構造断面図で ある。

【図10】(a)と(b)は、従来のオフセットゲート 構造薄膜トランジスタを説明するための構造断面図であ る。ただし、図10 (a) は、図9 (d) から続いてい る。

1- 3 ゲート絶縁膜

1- 4 ゲート電極

1- 5 ゲート電極酸化膜

1-11 LDD領域

2- 4 ゲート絶縁膜

2- 5 ゲート電極

2- 6 ゲート電極酸化膜

2- 7 ソース領域

2- 8 ドレイン領域

7- 4 ゲート電極


7-8 ゲート電極酸化膜


7- 9 LDD領域


8- 1 従来方法により作製した非オフセットゲート 構造Nch薄膜トランジスタの特性

8-2 従来方法により作製したオフセットゲート構 造Nch薄膜トランジスタの特性

8- 3 本発明により作製したNch薄膜トランジス タの特性







フロントページの続き

(51) Int. Cl. ⁵

識別記号

庁内整理番号 9056-4M FΙ

技術表示箇所

HO1L 29/78

311 G